Conception et optimisation d’un synthétiseur de fréquences à faible bruit de phase en bande E pour les communications mobiles 5G

Abstract

L’évolution des réseaux mobiles vers la cinquième génération (5G) impose des exigences accrues en matière de débit, de capacité, de latence et de qualité de service. Pour répondre à ces besoins, l’exploitation des bandes millimétriques, notamment la bande E (81–86 GHz), apparaît comme une solution prometteuse grâce à ses importantes ressources spectrales. Ce mémoire de master porte sur la conception et l’optimisation d’un synthétiseur de fréquences à faible bruit de phase basé sur une boucle à verrouillage de phase (PLL) destiné aux systèmes de communications mobiles 5G opérant dans cette bande. Après une étude de l’évolution des réseaux mobiles et des principes de la synthèse de fréquence, une analyse approfondie des principaux paramètres influençant les performances du synthétiseur, tels que la marge de phase, la bande passante de boucle et le bruit de phase, a été menée. La conception et la validation du système ont été réalisées à l’aide du logiciel ADIsimPLL et du synthétiseur ADF41513. Les résultats obtenus montrent qu’une marge de phase de 45° et une bande passante de 1 MHz offrent un compromis optimal entre stabilité, rapidité de verrouillage et performances fréquentielles. Le synthétiseur conçu couvre la plage de fréquences de 81 à 86 GHz avec un temps de verrouillage d’environ 2,64 µs, satisfaisant ainsi les exigences des systèmes de communication mobile 5G.