Etude et simulations d’un transistor MOS vertical

Abstract

L’évolution de la technologie CMOS actuelle a pour but de concevoir des Transistors et par conséquence des circuits intégrés dans les échelles submicronique Cette réduction d’échelle a concerné évidement les dimensions de la zone active du Transistor MOSFET. La miniaturisation s’accompagne indéniablement d’effets indésirables appelés effets canaux courts (SCE) qui viennent s’ajouter à la difficulté de la réalisation de ces dispositifs de petites dimensions. L’apparition des nouveaux procédés de fabrication notamment la photolithographie a donné naissance à de nouvelles architectures pour les transistors MOSFETs avec une orientation verticale du canal. Ce procédé a permis entre autre, un meilleur contrôle des effets canaux courts. Le travail effectué dans ce mémoire nous a permis une étude théorique et de simulation un transistor MOSFET à canal vertical. Ce travail fut réalisé par le biais du simulateur SILVACO- TCAD et nous a permis d’examiner les caractéristiques électriques d’une telle structure pour laquelle nous avons pu examiner les effets de la variation de certains de ses paramètres sur ses caractéristiques électriques