Etude, conception et simulation des performances des MOSFET à grille multiple sur SOI MUGFET SOI

Abstract

Afin de continuer l'amélioration des performances du transistor MOSFET à l'échelle nanométrique,la recherche en microélectronique explore différentes solutions. La technologie SOI offre l'opportunité d'intégrer des dispositifs présentant de hautes performances et/ou des éléments éléments innovants qui peuvent repousser les frontières d'intégration des technologies CMOS sur substrat massif.Néanmoins, pour des architectures aux longueurs de grille inférieures à 50 nm,l'utilisation de la intéressés dans ce travail qui présente les avancées provoquées par l'utilisation de telles architectures.Dans ce contexte particulier, de nouvelles solutions sont étudiées pour permettre d'optimiser les futures générations de composants.