Conception d’un Synthétiseur de Fréquences en bande S pour les systèmes de communication par satellites.

Abstract

Les systèmes de télécommunications utilisent les satellites depuis longtemps pour des différentes applications. Le synthétiseur de fréquence est un des éléments clefs de ces systèmes (émetteurs et récepteurs). Celui-ci est généralement fait à partir de boucle à verrouillage de phase (phase locked loop PLL). L’objectif de ce travail est de concevoir un synthétiseur de fréquence à division entière à base de PLL fonctionnant sur la bande allant de 2 à 4 GHz pour les communications par satellite. Ce synthétiseur devra présenter un bruit de phase le plus faible possible, un temps de réponse très petit et un faible niveau des raies parasites. La conception a été faite à l’aide du logiciel de conception ADIsimPLL.