Etude et Modélisation d’un Transistor Multi-grilles sans jonctions « Junctionless »

Abstract

Les transistors sont les éléments constitutifs fondamentaux des dispositifs électroniques modernes et tous les transistors existants contiennent des jonctions semi-conductrices. Cependant, Au fur et à mesure que le canal atteint des longueurs inférieures à 20 nm, le MOSFET conventionnel nécessitera des dopages extraordinairement élevés et des profils de dopage très raide au niveau des jonctions source-canal et canal-drain. Les nouvelles architectures de dispositif sans jonction deviennent très intéressantes pour concevoir des transistors MOS avec des longueurs de canaux ultracourtes. Nous proposons dans ce travail une structure MOSFET sans jonction à grille enrobante et à section carré hautement évolutif de type GAA JLT-MOSFET. Ce type de dispositif est actuellement considéré comme l'un des meilleurs candidats pour la conception de dispositifs CMOS nanométriques en raison de la simplicité et flexibilité de leur procédé de fabrication combinée à d'excellentes performances. Le canal des JLT -MOSFET est fortement dopé et est identique à celui des régions source/drain (S/D), et une couche mince est nécessaire pour fournir un épuisement complet des porteurs à l'état OFF de ce dispositif. Ainsi les travaux proposés dans cette thèse sont dédiés principalement à l’étude et la modélisation par le biais de la simulation d’une structure sans jonction à grille entourant (GAAJLFET) à l’aide du logiciel SILVACO-TCAD. Les résultats obtenus par simulation nous ont permis d’évaluer les performances d’un tel dispositif à travers ses caractéristiques électriques permettant de mettre en évidence l’importance de ce type de dispositif dans les structures nanométriques.