Navigation de collection par Sujet SysML, Diagramme de Séquence, Vérification Formelle, Automate Temporisé, transformation de Modèle, UPPAAL.
Montrant les résultats 1 à 1 de 1
| Date de publication | Titre | Auteur(s) |
|---|---|---|
| 25-jui-2018 | Vers une approche combinant SysML et Model Checking pour la vérification formelle des propriétés dynamiques. | BOUDAOUD, Abdelkrim; BEDJAOUI, Malik |